 | |
|
Αξιόπιστα Ολοκληρωμένα Συστήματα (Υ2) Χειμερινό Εξάμηνο 2020-2021 |
| Γενικές Πληροφορίες | ||||||||||
| Παραδόσεις Μαθημάτων: Τρίτη 14:00 - 17:00
Αίθουσα: Β2 | ||||||||||
|
Project Meeting: Αίθουσα: Β25 | ||||||||||
| Διδάσκων | ||||||||||
| ||||||||||
| Δώστε στη γραμμή subject του email τον κωδικό Υ2 | ||||||||||
| Ανακοινώσεις | ||||||||||
| Περιγραφή | ||||||||||
| Με τη συνεχή κλιμάκωση των διαστάσεων των τρανζίστορ, η πολυπλοκότητα των ολοκληρωμένων κυκλωμάτων αυξήθηκε δραματικά καθώς δισεκατομμύρια τρανζίστορ ολοκληρώνονται σε ένα chip (βλ. το παράδειγμα των συστημάτων σε ένα ολοκληρωμένο - SoCs). Με στόχο να εγγυηθούμε την υψηλή ποιότητα των ολοκληρωμένων κυκλωμάτων και συστημάτων μετά την κατασκευή, αυτά θα πρέπει να είναι αξιόπιστα και πλήρως δοκιμασμένα. Επιπρόσθετα, κατά τη διάρκεια του ωφέλιμου χρόνου λειτουργίας τους στο πεδίο της εφαρμογής, θα πρέπει να εξασφαλίσουμε την αξιόπιστη και αδιάλειπτη λειτουργία τους. Συνεπώς, οι τεχνικές σχεδίασης για την αξιοπιστία αποτελούν αναπόσπαστο μέρος της όλης διαδικασίας σχεδίασης και κατασκευής ολοκληρωμένων κυκλωμάτων και συστημάτων. Το μάθημα καλύπτει τα πεδία της δοκιμής (testing), της σχεδίασης για δοκιμή και της σχεδίασης για αξιοπιστία (reliability) των ολοκληρωμένων κυκλωμάτων και συστημάτων. Θα αναπτυχθούν θέματα που αφορούν: την αναγκαιότητα της δοκιμής, τα ελαττώματα και τα μοντέλα σφαλμάτων, τους μηχανισμούς φθοράς και γήρανσης, τις PVT διακυμάνσεις, τις διαδικασίες δοκιμής, τις προηγμένες τεχνικές σχεδίασης για δοκιμή και αξιοπιστία, τα αυτο-ϊασόμενα συστήματα. | ||||||||||
| Προαπαιτούμενα | ||||||||||
|
Το μάθημα απαιτεί στοιχεία από τα προπτυχιακά μαθήματα που ακολουθούν, τα οποία καλύπτονται με
εισαγωγικές διαλέξεις. - Ψηφιακή Σχεδίαση Ι & ΙΙ - Κυκλώματα VLSI | ||||||||||
| Διαλέξεις | ||||||||||
| Σύνδεσμοι | ||||||||||
| IEEE Xplore | Ηλεκτρονική Βιβλιοθήκη IEEE: http://ieeexplore.ieee.org | |||||||||
| IEEE TTTC | IEEE Test Technology Technical Council (TTTC): http://tab.computer.org/tttc/ | |||||||||
| SoC Test | IEEE Standard for Embedded Core Test - SECT: http://grouper.ieee.org/groups/1500/ | |||||||||
| Βιβλιογραφία | ||||||||||
 L-T. Wang, C. Stroud and N. ToubaSystem on Chip Test Architectures. Morgan - Kaufmann | ||||||||||
| Διαδικαστικά | ||||||||||
| Project: | Το project είναι υποχρεωτικό και λαμβάνεται υπόψιν αποκλειστικά για το τρέχον ακαδημαϊκό έτος. Το project συνεισφέρει το 30% στο
βαθμό του μαθήματος όταν έχει ολοκληρωθεί επιτυχώς, σε άλλη περίπτωση το ποσοστό αυτό μειώνεται ανάλογα με τις επιδόσεις.
| |||||||||
| Εργαστήρια: |
- | |||||||||
| © Γεώργιος Τσιατούχας | Ενημέρωση: Σεπτέμβριος 2020 |