Τεχνικές Σχεδίασης Κυκλωμάτων CMOS (T13) Χειμερινό Εξάμηνο 2016-2017

Γενικές Πληροφορίες
		Παραδόσεις Μαθημάτων:    Τρίτη 14:00 - 17:00 Αίθουσα:    Β2
		Project Meeting:                                        Αίθουσα:    Β25
Διδάσκων
Όνομα e-mail Ώρες Φοιτητών Γραφείο Γεώργιος Τσιατούχας   tsiatouhas_at_cs.uoi.gr Τετάρτη-Πέμπτη 11:00-12:00      Β-28
		Δώστε στη γραμμή subject του email τον κωδικό Τ13
Ανακοινώσεις
Περιγραφή
		Τεχνικές σχεδίασης ολοκληρωμένων ψηφιακών κυκλωμάτων CMOS υψηλής ταχύτητας, χαμηλής κατανάλωσης ενέργειας και χαμηλής τάσης τροφοδοσίας. Τεχνικές χρονισμού. Τεχνικές σχεδίασης για τον έλεγχο της ορθής λειτουργίας και τη διάγνωση ολοκληρωμένων κυκλωμάτων (σειριακή σάρωση, ενσωματωμένος αυτοέλεγχος, παρατήρηση ρεύματος IDDQ, εν λειτουργία έλεγχος, έλεγχος μνημών) και πρότυπα ελέγχου IEEE 1149.1 και ΙΕΕΕ 1500.
Προαπαιτούμενα
		Το μάθημα απαιτεί στοιχεία από τα προπτυχιακά μαθήματα που ακολουθούν, τα οποία καλύπτονται με εισαγωγικές διαλέξεις.      - Ψηφιακή Σχεδίαση      - Κυκλώματα VLSI
Μαθήματα
Ενότητα   Αντικείμενο   Διαφάνειες   Κεφάλαιο   Σχόλια   1η   Εισαγωγή            2η   CMOS Λογικός Σχεδιασμός      Εισαγωγικό   3η   Θεωρία MOSFET & NOT      Εισαγωγικό   4η   Διάδοση Σήματος     Εισαγωγικό   5η   Λογικές Οικογένειες     Εισαγωγικό   6η   Στοιχεία Μνήμης & Άλλα     Εισαγωγικό   7η   Τεχνικές Χρονισμού          8η   Χαμηλή Κατανάλωση I          9η   Χαμηλή Κατανάλωση II          10η   Έλεγχος Ορθής Λειτουργίας         11η   Σειριακή Σάρωση          12η   Ενσωματωμένος Αυτοέλεγχος         13η   Παρατήρηση Ρεύματος IDDQ          14η   JTAG-IEEE 1149.1         15η   SECT-IEEE 1500          16η   Εν-Λειτουργία Έλεγχος
Σύνδεσμοι
	IEEE Xplore	Ηλεκτρονική Βιβλιοθήκη IEEE: http://ieeexplore.ieee.org
	IEEE TTTC	IEEE Test Technology Technical Council (TTTC): http://tab.computer.org/tttc/
	SoC Test	IEEE Standard for Embedded Core Test - SECT: http://grouper.ieee.org/groups/1500/
Βιβλιογραφία
		K. Bernstein et.al. High Speed CMOS Design Styles. Kluwer Academic Publishers
		J. Rabaey and M. Pedram Low Power Design Methodologies. Kluwer Academic Publishers
		J. Kuo and J. Lou Low Voltage CMOS VLSI Circuits. Wiley
		L-T. Wang, C. Stroud and N. Touba System on Chip Test Architectures. Morgan - Kaufmann
		J. Baker, H. Li and D. Boyce CMOS Circuit Design: Layout and Simulation. IEEE Press
Διαδικαστικά
	Project:	Το project είναι υποχρεωτικό και λαμβάνεται υπόψιν αποκλειστικά για το τρέχον ακαδημαϊκό έτος. Το project συνεισφέρει το 30% στο βαθμό του μαθήματος όταν έχει ολοκληρωθεί επιτυχώς, σε άλλη περίπτωση το ποσοστό αυτό μειώνεται ανάλογα με τις επιδόσεις.
	Εργαστήρια:	-

---

© Γεώργιος Τσιατούχας

Ενημέρωση: Σεπτέμβριος 2017