

ΚΥΚΛΩΜΑΤΑ VLSI

Πανεπιστήμιο Ιωαννίνων

Ακολουθιακή
Λογική

Τμήμα Μηχανικών Η/Υ και Πληροφορικής

Κεφάλαιο 10^ο

Γ. Τσατσίχας



ΚΥΚΛΩΜΑΤΑ VLSI

Διάρθρωση




VLSI Systems
and Computer Architecture Lab


1. Δισταθή κυκλώματα – Μεταευστάθεια
2. Μανδαλωτές
3. Flip-Flops
4. Δομές διοχέτευσης
5. Διανομή ρολογιού
6. Συγχρονισμός ρολογιών

Ακολουθιακή Λογική

$$\text{έξοδοι} = f(\text{εισόδων, κατάστασης})$$







Μηχανή Πεπερασμένων Καταστάσεων
(Finite State Machine- FSM)



Σύστημα με Διοχέτευση
(Pipeline)




Αρχή Λειτουργίας Δισταθών Κυκλωμάτων




Μεταευσταθή & Ευσταθή Σημεία Λειτουργίας

Σταυρωτά συζευγμένοι Αναστροφείς
(Cross-coupled Inverters)





A και B = ευσταθή σημεία λειτουργίας
C = μεταευσταθές σημείο λειτουργίας




Μανδαλωτές (Latches)




Μανδαλωτής Βασισμένος σε Πολυπλέκτη



Μανδαλωτής: Κύκλωμα ευαίσθητο σε στάθμη τάσης (level-sensitive)



Συμπληρωματικά (μη επικαλυπτόμενα) ρολόγια





Ακολουθιακή Λογική

7



Χρονισμός Μανδαλωτών




Ακολουθιακή Λογική

8



Μανδαλωτής Ελεγχόμενης Ανασύζευξης

Ο D-μανδαλωτής (D-latch) είναι κύκλωμα μνήμης ευαίσθητο στη στάθμη (λογική τιμή) του σήματος ρολογιού CLK. Στη μία στάθμη είναι διαφανής και η τιμή της εισόδου D περνάει αυτόματα στους κόμβους Q και \bar{Q} του κυκλώματος. Στην δεύτερη στάθμη ο D-μανδαλωτής εμφανίζει μνήμη και οι εσωτερικοί κόμβοι δεν επηρεάζονται από την είσοδο D πριν το ρόλοι εγκαταλείψει την στάθμη διαφάνειας.



Ο αναστροφέας ανασύζευξης μπορεί να σχεδιαστεί με μικρές τιμές για τα $k_{p,n}$ των τρανζίστορ του. Σε αυτή την περίπτωση η πύλη διέλευσης που ακολουθεί μπορεί να καταργηθεί.




(Εναλλακτική αναπαράσταση)

Ακολουθιακή Λογική

9


D Μανδαλωτής Τρισταθούς Ανασύζευξης (I)



Ακολουθιακή Λογική

10


D Μανδαλωτής Τρισταθούς Ανασύζευξης (II)



Ακολουθιακή Λογική

11


D Μανδαλωτής Τρισταθούς Ανασύζευξης (III)



Ακολουθιακή Λογική

12


Μανδαλωτής Διαφορικής Εισόδου



Ακολουθιακή Λογική

13

Μεταευστάθεια – Metastability




Έστω ότι τα σήματα D και \bar{D} ενεργοποιούνται σχεδόν σύγχρονα με το ρολόι CLK . Τότε κατά τη μετάβαση του ρολογιού τα σήματα αυτά θα βρεθούν κάποια χρονική στιγμή να έχουν την ίδια τιμή τάσης μεταξύ τους. Έτσι είναι πιθανό κατά το τέλος της μετάβασης του ρολογιού οι κόμβοι Q και \bar{Q} να έχουν πολύ κοντινές τιμές, κοντά στο κατώφλι μετάβασης V_M (π.χ. $V_{DD}/2$) που είναι το μεταευσταθές σημείο λειτουργίας. Ως αποτέλεσμα το κύκλωμα θα χρειαστεί μεγάλο χρόνο για να κλειδώσει στην τελική του κατάσταση, ενώ η κατάσταση αυτή εξαρτάται από τυχαίους παράγοντες όπως ο θόρυβος!

Ακολουθιακή Λογική

14


Παράμετροι Μανδαλωτών



Flip-Flops




D Flip-Flop Αφέντη-Σκλάβου



Χρήση 2 Latch σε σειρά

Τα Flip-Flop είναι ακμοπυροδότητα στοιχεία μνήμης. Δηλ. είναι ευαίσθητα σε κάποια ακμή και όχι στη στάθμη του ρολογιού. Στη συγκεκριμένη ακμή τα δεδομένα στην είσοδο περνούν στην έξοδο, γεγονός που δεν μπορεί να συμβεί σε οποιαδήποτε άλλη χρονική στιγμή.

**D Flip-Flop Αφέντη-Σκλάβου
(Master-Slave D Flip-Flop)**




Ακολουθιακή Λογική


Στατικό Flip-Flop

17

Λειτουργία D Flip-Flop Αφέντη-Σκλάβου



CLK = "0" - low



CLK = "1" - high


Ακολουθιακή Λογική

18



D Flip-Flop με Πολυπλέκτες

Στατικό Flip-Flop

Αφέντης




Σκλάβος



Ακολουθιακή Λογική

19


Παράμετροι D Flip-Flop



Propagation Time (t_{pcq}) = Χρόνος Διάδοσης Σήματος

Setup Time (t_{setup}) = Χρόνος Ενεργοποίησης – Αποκατάστασης

Hold Time (t_{hold}) = Χρόνος Διατήρησης




Ακολουθιακή Λογική

20

Χρόνοι Ενεργοποίησης και Συγκράτησης


Το σήμα εισόδου D θα πρέπει να έχει σταθεροποιηθεί εκτός του χρονικού διαστήματος ενεργοποίησης/αποκατάστασης (setup time - t_{setup}) του στοιχείου μνήμης και να παραμείνει σταθερό μέχρι να παρέλθει ο χρόνος συγκράτησης (hold time - t_{hold})



Ακολουθιακή Λογική

21

Χρονισμός Λογικής Βασισμένης σε Flip-Flop



Πρέπει να ισχύει:

$$T \geq t_{\text{pcq}} + t_{\text{plogic}} + t_{\text{setup}}$$

και

$$t_{\text{hold}} \leq t_{\text{ccq}} + t_{\text{cd}}$$


$t_{\text{plogic}} = \text{μέγιστη καθυστέρηση διάδοσης της λογικής στη χειρότερη περίπτωση}$

$t_{\text{ccq}} / t_{\text{cd}} = \text{ελάχιστη καθυστέρηση ή καθυστέρηση μόλυνσης (contamination delay) flip-flop/λογικής}$


22

Ακολουθιακή Λογική

D Flip-Flop Πυλών Διέλευσης, Μιας Φάσης





C²MOS D Flip-Flop Μίας Φάσης



D Flip-Flop Πυλών Διέλευσης, Δύο Φάσεων


Δυναμικό Flip-Flop



Ακολουθιακή Λογική

25

Γεννήτρια μη Επικαλυπτόμενων Φάσεων




Ακολουθιακή Λογική

26

D Flip-Flop Δύο Φάσεων με Επίτρεψη

Δυναμικό Flip-Flop




Ακολουθιακή Λογική

27

C²MOS D Flip-Flop Δύο Φάσεων

Δυναμικό Flip-Flop




Ακολουθιακή Λογική

28

Δομές Διοχέτευσης (I)

(Pipelines)



$$T_{\min, \text{org}} = t_{c \rightarrow q} + (t_{p_add} + t_{p_abs} + t_{p_log}) + t_{su}$$

$$T_{\min, \text{pipe}} = t_{c \rightarrow q} + \max(t_{p_add}, t_{p_abs}, t_{p_log}) + t_{su}$$

$$\text{αν } t_{p_add} = t_{p_abs} = t_{p_log} \gg t_{c \rightarrow q}, \quad t_{su}$$


$$\text{τότε } T_{\min, \text{pipe}} \approx \frac{T_{\min, \text{org}}}{3}$$

Clock Period	Adder	Absolute Value	Logarithm
1	$a_1 + b_1$		
2	$a_2 + b_2$	$ a_1 + b_1 $	
3	$a_3 + b_3$	$ a_2 + b_2 $	$\log(a_1 + b_1)$
4	$a_4 + b_4$	$ a_3 + b_3 $	$\log(a_2 + b_2)$
5	$a_5 + b_5$	$ a_4 + b_4 $	$\log(a_3 + b_3)$

Ακολουθιακή Λογική

29


Δομές Διοχέτευσης (II)



Ακολουθιακή Λογική


30

Παροχή - Διανομή Ρολογιού (I)



31


Παροχή - Διανομή Ρολογιού (II)



32

Γεννήτορες Ρολογιού


Βρόχοι Κλειδωμένης Ανάδρασης – Phase Locked Loops (PLLs)



- Γένεση ρολογιού CLK υψηλής συχνότητας σε συγχρονισμό με ένα ρολόι αναφοράς CLK_{ξ} χαμηλής συχνότητας.



Παροχή - Διανομή Ρολογιού (III)



Clock Jitter – Clock Skew

Clock Jitter

Ως **clock jitter** ονομάζουμε την ασάφεια στην άφιξη των ακμών του σήματος ρολογιού η οποία οφείλεται εγγενώς στο σύστημα παραγωγής του ρολογιού (π.χ. PLL).

Clock Skew

Ως **clock skew** ονομάζουμε την χρονική απόκλιση του σήματος ρολογιού η οποία οφείλεται στο σύστημα διανομής του ρολογιού.




Η συνολική ασάφεια του ρολογιού CLK είναι ίση με Jitter + Skew.



Χρονισμός



Απλής-Φάσης Χρονισμός Flip-Flop




Διαθέσιμος χρόνος της λογικής για υπολογισμό:

$$T_{\text{logic}} = T_C - \underbrace{t_{\text{pcq}} + t_{\text{setup}} + t_{\text{skew}}}_{T_{\text{overhead}}} = T_C - T_{\text{overhead1}}$$

Ακολουθιακή Λογική

37

Μετάλλαξη Χρονισμού



Το master-latch (M-Latch) του flip-flop χρονίζεται με το CLK και το slave-latch (S-Latch) χρονίζεται με το συμπλήρωμα του CLK




Τα ρολόγια CLK και CLKB είναι μεν συμπληρωματικά αλλά και μη επικαλυπτόμενα (non-overlapped) στην κατάσταση διέλευσης !

Ακολουθιακή Λογική

38

Διπλής-Φάσης Χρονισμός Μανδαλωτών I

Μνήμη μανδαλωτή στο 0!



Διαθέσιμος χρόνος της λογικής για υπολογισμό:

$$T_{logic} = T_{logic1} + T_{logic2} = T_c - 2t_{pdq} - 2t_{setup} - 2t_{skew} = T_c - T_{overhead}$$




Ακολουθιακή Λογική

Μη αποδεκτή λύση!

39

Διπλής-Φάσης Χρονισμός Μανδαλωτών II

Μνήμη μανδαλωτή στο 0!



Διαθέσιμος χρόνος της λογικής για υπολογισμό:

$$T_{logic} = T_{logic1} + T_{logic2} = T_c - 2t_{pdq} = T_c - T_{overhead2}$$




Ακολουθιακή Λογική

40

Χρονισμός Παλμικών Μανδαλωτών

Μνήμη μανδαλωτή στο 0!




Διαθέσιμος χρόνος της λογικής για υπολογισμό:


$$T_{\text{logic}} = T_C + t_{\text{pw}} - t_{\text{pcq}} - t_{\text{setup}} - t_{\text{skew}} = T_C - T_{\text{overhead}}$$



NORA-CMOS Σχεδίαση (I)




NORA-CMOS Σχεδίαση (II)



43

Δομές Διοχέτευσης NORA-CMOS



Ακολουθιακή Λογική

44

Συγχρονισμός Ρολογιών (I)

Προβλήματα συγχρονισμού εξ αιτίας:



- πολλαπλών, διαφορετικών, ρολογιών σε ξεχωριστές περιοχές του ολοκληρωμένου
- ασύγχρονων σχεδιασμών
- μεικτών (σύγχρονων – ασύγχρονων) σχεδιασμών σε ένα ολοκληρωμένο




Το πρόβλημα είναι πιο έντονο στις περιπτώσεις σχεδιασμών συστημάτων σε ένα ολοκληρωμένο (system on a chip - SOC) όπου πυρήνες (cores – IP blocks) διαφόρων σχεδιαστών, με διαφορετικές ανάγκες χρονισμού (συχνότητες ρολογιών), πρέπει να συνδυαστούν και να συνλειτουργήσουν (να διασυνδεθούν) στο ίδιο ολοκληρωμένο.



Συγχρονισμός Ρολογιών (II)




Συγχρονισμός Ρολογιών (III)



Δύσκολη η αποφυγή της καταστράγησης των περιορισμών στους χρόνους αποκατάστασης (setup time) και συγκράτησης (hold time) και κατά συνέπεια της εμφάνισης φαινομένων μεταευστάθειας στα στοιχεία μνήμης κατά την επικοινωνία μεταξύ των δύο κυκλωμάτων.



Συγχρονισμός Ρολογιών (IV)



Πιθανή αντιμετώπιση:

- Ανίχνευση συμφασικών ρολογιών.
- Αν ναι δειγματοληψία με καθυστερημένο ρολόι Φ2.

