



ΥΠΟΥΡΓΕΙΟ ΕΘΝΙΚΗΣ ΠΑΙΔΕΙΑΣ ΚΑΙ ΘΡΗΣΚΕΥΜΑΤΩΝ  
ΕΙΔΙΚΗ ΥΠΗΡΕΣΙΑ ΔΙΑΧΕΙΡΙΣΗΣ ΕΠΕΑΕΚ



ΕΥΡΩΠΑΪΚΗ ΕΝΩΣΗ  
ΣΥΓΧΡΗΜΑΤΟΔΟΤΗΣΗ  
ΕΥΡΩΠΑΪΚΟ ΚΟΙΝΩΝΙΚΟ ΤΑΜΕΙΟ



Η ΠΑΙΔΕΙΑ ΣΤΗΝ ΚΟΡΥΦΗ  
Επιχειρησιακό Πρόγραμμα  
Εκπαίδευσης και Αρχικής  
Επαγγελματικής Κατάρτισης

---

## *7<sup>η</sup> Θεματική Ενότητα : Εισαγωγή στις Γλώσσες Περιγραφής Υλικού*

---


# Εισαγωγή

---

Η χειρονακτική σχεδίαση ενός ψηφιακού συστήματος είναι εξαιρετικά δύσκολη και επιρρεπής σε λάθη



Συστήματα που ξεπερνούν τις μερικές εκατοντάδες πύλες δημιουργούν προβλήματα



# Γενικά

---

*Τα σύγχρονα ψηφιακά συστήματα είναι αρκετά περίπλοκα (πολλά εκατομμύρια πύλες). Απαιτείται αντιμετώπιση της πολυπλοκότητας για σχεδίαση με σιγουριά τήρησης των προδιαγραφών.*



Χρήση αυτοματοποιημένων μεθόδων και τεχνικών  
τμηματοποίησης της σχεδίασης



Γλώσσες Περιγραφής Υλικού (HDL)


# HDLs

---

*Μία γλώσσα περιγραφής υλικού είναι μία γλώσσα για Η/Υ που περιγράφει ένα σύστημα σε μορφή κειμένου.*




Μοιάζουν πολύ σε γλώσσες προγραμματισμού όπως η C αλλά περιγράφουν την συμπεριφορά λογικών κυκλωμάτων




# HDLs

---



**Μοντέλο:**  
Τρόπος αναπαράστασης  
πληροφοριών και επίπεδο  
αφαίρεσης.



Οι HDLs υποστηρίζουν  
πολλά επίπεδα αφαίρεσης/  
μοντέλα

# Βασικές Αρχές


---

- *Μοντέλα Διασυνδέσεων (Interface Models)*
- *Μοντέλα Συμπεριφοράς (Behaviour Models)*
- *Μοντέλα Δομής (Structure Models)*
- *Μοντέλα Ελέγχου-Επαλήθευσης (Test Bench Models)*
- *Προσομοίωση (Simulation)*
- *Σύνθεση (Synthesis)*

Η δομή μιας HDL σχεδίασης μοιάζει με τη δομή μίας σύγχρονης σχεδίασης λογισμικού: η HDL περιγράφει από κοινού ένα τρόπο διασύνδεσης/επικοινωνίας του σχεδιασμού με το εξωτερικό περιβάλλον καθώς και μία εσωτερική υλοποίηση.


# Περιοχές & Επίπεδα Μοντελοποίησης I

---



# Περιοχές & Επίπεδα Μοντελοποίησης II


---






# Περιοχές & Επίπεδα Μοντελοποίησης III

---




# Περιοχές & Επίπεδα Μοντελοποίησης IV

---



*Gajski & Kahn "Y-Chart"*

# Παράδειγμα




# Μοντελοποίηση συστημάτων

---


- Ανάγκες χρήσης μοντέλων:
  - καταγραφή προδιαγραφών
  - τεκμηρίωση
  - επαλήθευση με τη χρήση προσομοίωσης
  - τυπική επαλήθευση (*formal verification*)
  - σύνθεση
- Στόχος
  - αξιόπιστη διαδικασία σχεδίασης, με ταυτόχρονη ελαχιστοποίηση του κόστους και του απαιτούμενου χρόνου
  - αποφυγή σχεδιαστικών λαθών

# Βήματα Σχεδίασης Συστημάτων



# Γλώσσες Περιγραφής

---



# Η Γλώσσα Verilog

---

## Βασικά Λεκτικά Στοιχεία

Δεσμευμένες λέξεις: **module**,  
**endmodule**, **input**, **output**,  
**wire**, **and**, **or**, **not**, ....

Σχόλια γραμμής: //  
Σχόλια εκτεταμένα: /\*...\*/

Τα κενά επιτρέπονται μόνο  
ανάμεσα σε λέξεις και  
αγνοούνται

Γίνεται διάκριση  
κεφαλαίων-μικρών

Αναγνωριστές  
(Identifiers): ξεκινούν  
μόνο με γράμμα


# To "Module"

Περιγραφή Συνδυαστικής Λογικής σε HDL

Σχηματική Διασύνδεση  
Πυλών

Σύνολο Λογικών  
Εξισώσεων

Πίνακας Αλήθειας






# Το "Module"

Περιγραφή Συνδυαστικής Λογικής σε HDL

Σχηματική Διασύνδεση  
Πυλών

Σύνολο Λογικών  
Εξισώσεων

Πίνακας Αλήθειας



// Verilog model of circuit of Figure 3.35. IEEE 1364–1995 Syntax

```
module Simple_Circuit (A, B, C, D, E);  
  output D, E;  
  input A, B, C;  
  wire w1;  
  
  and G1 (w1, A, B); // Optional gate instance name  
  not G2 (E, C);  
  or G3 (D, w1, E);  
  
endmodule
```

Εδώ δεν μπαίνει ";"

# To "Module"


Περιγραφή Συνδυαστικής Λογικής σε HDL

Σχηματική Διασύνδεση  
Πυλών

Σύνολο Λογικών  
Εξισώσεων

Πίνακας Αλήθειας

Όνομα  
Κυκλώματος



// Verilog model of circuit of Figure 3.35. IEEE 1364–1995 Syntax

```
module Simple_Circuit (A, B, C, D, E);  
  output D, E;  
  input A, B, C;  
  wire w1;  
  and G1 (w1, A, B); // Optional gate instance name  
  not G2 (E, C);  
  or G3 (D, w1, E);  
endmodule
```

Θύρες  
E/E

Τύπος  
Θυρών


# Το "Module"

Περιγραφή Συνδυαστικής Λογικής σε HDL

Σχηματική Διασύνδεση  
Πυλών

Σύνολο Λογικών  
Εξισώσεων

Πίνακας Αλήθειας



# Δήλωση ή Στιγμιότυπο;

```
// Verilog model of circuit of Figure 3.35. IEEE 1364–1995 Syntax
module Simple_Circuit (A, B, C, D, E);
  output      D, E;
  input       A, B, C;
  wire        w1;

  and         G1 (w1, A, B); // Optional gate instance name
  not         G2 (E, C);
  or          G3 (D, w1, E);
endmodule
```

Δήλωση του  
Module  
*Simple\_Circuit*




Μπορούμε να  
δημιουργήσουμε  
πολλά στιγμιότυπα  
του *Simple\_Circuit*

Στιγμιότυπα Πρωταρχικών  
Πυλών (δεν χρειάζονται  
δήλωση)

Η σειρά των στιγμιότυπων  
δεν παίζει κανένα ρόλο.

# Καθυστερήσεις Πυλών

Όλες οι πύλες έχουν  
καθυστερήση από είσοδο σε  
έξοδο



Οι καθυστερήσεις είναι  
σημαντικές στην εξομοίωση

Οδηγία προς  
μεταγλωτιστή

`timescale 1ns/100ps`

Μονάδα μέτρησης  
(default : 1ns)

Μονάδα  
στρογγυλοποίησης

---


```
// Verilog model of simple circuit with propagation delay
```

```
module Simple_Circuit_prop_delay (A, B, C, D, E);  
  output D, E;  
  input  A, B, C;  
  wire  w1;  
  
  and  
  not  
  or  
endmodule
```


```
  #(30) G1 (w1, A, B);  
  #(10) G2 (E, C);  
  #(20) G3 (D, w1, E);
```

Καθυστερήσεις  
Πυλών (#)

# Καθυστερήσεις Πυλών




Αρχικό διάνυσμα εισόδου  
 $(A, B, C) = (0, 0, 0)$



Μετάβαση στο διάνυσμα  
 $(A, B, C) = (1, 1, 1)$




Οι εσωτερικές γραμμές και οι έξοδοι μεταβάλλονται σε διακριτές χρονικές στιγμές που καθορίζονται από τις καθυστερήσεις των πυλών



Τελική έξοδος  $(D, E) = (1, 0)$


# Καθυστερήσεις Πυλών



Χρονική στιγμή **0 ns**:

Οί είσοδοι μεταβαίνουν στην τιμή 1  
όλες μαζί ταυτόχρονα

# Καθυστερήσεις Πυλών



Αναμένεται να  
αλλάξει τιμή η  
έξοδος σε 0

Χρονική στιγμή **10 ns**:


Η έξοδος της G2 μεταβαίνει στην  
τιμή 0



Μαζί αλλάζουν τιμή και η είσοδος της πύλης G3 και η  
έξοδος E αφού συνδέονται απευθείας στην έξοδο της G2



# Καθυστερήσεις Πυλών




Χρονική στιγμή **30 ns**:

Η έξοδος της G1 μεταβαίνει στην τιμή 1

**Προσοχή:** έχουν περάσει 20 ns από την στιγμή που άλλαξε η κάτω είσοδος της G3 στο 0 οπότε και η έξοδος D μεταβαίνει στο 0

# Καθυστερήσεις Πυλών



Χρονική στιγμή **50 ns**:

Η έξοδος της G3 μεταβαίνει στην τιμή 1 και σταθεροποιείται

	Time Units (ns)	Input			Output		
		A	B	C	E	w1	D
Initial	—	0	0	0	1	0	1
Change	—	1	1	1	1	0	1
	10	1	1	1	0	0	1
	20	1	1	1	0	0	1
	30	1	1	1	0	1	0
	40	1	1	1	0	1	0
	50	1	1	1	0	1	1

# Test Bench


---

Η διαδικασία αυτή είναι πολύ δύσκολη αν γίνεται χειρονακτικά



Χρησιμοποιούνται εξομοιωτές

Οι είσοδοι εφαρμόζονται στο κύκλωμα με την χρήση ειδικών περιγραφών, τα test benches



Οι εσωτερικές τιμές και οι έξοδοι αποτυπώνονται στην οθόνη με χρήση ειδικού λογισμικού




Ενσωματώνουν τις περιγραφές των κυκλωμάτων


Ενσωματώνουν τις κυματομορφές εισόδου

Κυματομορφές Εξόδου & επιλεγμένων εσωτερικών κόμβων


# Test Bench



# Signal Generator





# Κυματομορφές Εξόδου



# Λογικές Εκφράσεις

Στην Verilog μία έκφραση μπορεί να αποδοθεί απευθείας με τελεστές

**assign**      AND : && }  
                  OR : ||    } Λογικοί Τελεστές  
                  NOT : !    }



```
assign D = (A && B) || (!C);  
assign E = !C;
```

# Λογικές Εκφράσεις

## Παράδειγμα

```
// Verilog model: Circuit with Boolean expressions
```

```
module Circuit_Boolean_CA (E, F, A, B, C, D);
```

```
output    E, F;
```

```
input    A, B, C, D;
```

$$E = A + BC + B'D$$
$$F = B'C + BC'D'$$

```
assign E = A || (B && C) || ((!B) && D);
```

```
assign F = ((!B) && C) || (B && (!C) && (!D));
```

```
endmodule
```

Δεν υπάρχουν  
ενδιάμεσα σήματα

Η σειρά δεν έχει σημασία



Ταυτόχρονα (concurrent)


Οποιαδήποτε αλλαγή στα  
σήματα A, B, C, D  
προκαλεί επαναυπολογισμό  
των E, F




# Primitives οριζόμενα από τον χρήστη

and  
not  
or


G1 (w1, A, B);  
G2 (E, C);  
G3 (D, w1, E);



Primitives  
Συστήματος



Ο χρήστης μπορεί να  
ορίσει δικά του  
primitives



# Primitives οριζόμενα από τον χρήστη

---

```
module Circuit_with_UDP_02467 (e, f, a, b, c, d);  
  output      e, f;  
  input       a, b, c, d
```

```
  UDP_02467   (e, a, b, c);  
  and         (f, e, d);      // Option gate instance name omitted  
endmodule
```

